

AtopTech社のデザインソフトウェアの使用で、シャープのマルチ・ミリオン・ゲートSoCのフィジカル設計期間を大幅に短縮

Aprisaを利用するSoC設計者が、他の大規模SoC設計にも使用されるフラット設計メソッドロジを使用して、短TATで最高の品質結果を達成

カリフォルニア州サンタクララー2008年1月23日ー90ナノメータ以下のIC設計における現在の物理設計課題に取り組む、EDA新興企業であるATopTech社は本日、日本の大手家電メーカーであるシャープ株式会社が、AtopTech社のフィジカル・デザインの配置配線シリーズ Aprisaを使用して、コンシューマ市場向けのシステム・オンチップをテープアウトしたことを発表しました。Aprisaを使用することにより、シャープはフィジカル設計の期間短縮を実現することができました。

Aprisaは、完全なnetlist-to-GDSIIフィジカル・デザイン・ソリューションで、既にいくつかの65nmでのテープアウト実績があり、現在では40nm設計で使用されています。AtopTech社のInterconnect Centric Precision Optimization（配線重視の高精度最適化）技術をベースにしたAprisaは、90nm以下のデザイン・クロージャを実現します。

この重要なマルチミリオン・ゲートSoC設計において、シャープはフラット・フィジカル・デザイン・メソッドロジの利用を目的にしていました。Aprisaを導入するまで、設計チームは業界スタンダードの配置配線システムを使用していましたが、ランタイムと容量面で要求を満たすことができず、フラット・デザイン・メソッドロジを利用することができませんでした。したがって、フラットで設計を行うことができるAprisaを採用して、設計チームは、高品質SoCを短TATで完成させることができました。

シャープ株式会社 電子デバイス開発本部 第3開発室 室長 田中隆吉のコメント：「Aprisaは高品質な配置配線ソリューションです。タイミング、消費電力、面積において、非常に優れた設計結果を実現することができ、予想よりもはるかに早くフィジカル設計を完成させることができました。大規模SoC設計に対してもフラット・デザイン・アプローチが使用できることがわかり、今後の製品にも適用を進めたい。」

エートップテック株式会社、社長、荒木悦人のコメント：

「シャープは、コンシューマ・エレクトロニクスにおいて、長年、革新性を表してきました。Aprisaが同社の新しいシステム・オンチップの成功に貢献でき

たことを、とても光栄に思っています。シャープがAprisaを使用して、迅速な市場投入、設計の低コスト、優れた製品性能を実現して行くことにより、市場が弊社の次世代配置配線ファミリを必要としていることを実証することができます。シャープとの長期にわたる生産的な協力関係を期待しています。」

シャープ株式会社について

シャープ株式会社は、エレクトロニクスの未来を担う重要な役割を果たす、革新的な製品とコア・テクノロジーの世界有数の開発企業です。液晶ディスプレイ

(LCD) やデジタル技術のリーダとして、シャープは非常に広範囲かつ最先端の家電製品、情報製品、電子機器を提供しており、さらに新たにネットワーク・ビジネスにも取り組んでいます。詳細に関しては、シャープのウェブサイト

<http://sharp-world.com/index.html> をご参照ください。

A TopTechについて

A TopTechは、ICフィジカル・デザインのテクノロジー・リーダです。同社の

Precision Optimization (高精度最適化) 技術は、90nm以下のデザイン・クロージャを実現します。初の製品であるAprisaファミリは、ゴールデン・スタンダードのサインオフ・ツールと非常に密接なコリレーションを持ち、DRCクリーンな設計を実現し、既存のツールと比較してタイミングを10-15%向上し、スタンダード・セル面積を最大10%短縮することができます。A TopTechは、2003年にKaiwin Lee博士とDon-Min Tsou博士によって設立されました。彼らのチームは非常に経験豊かで、世界で流通しているフィジカル・デザイン・ツールの開発でも成功をおさめた実績を持っています。詳細に関しては、<http://www.atoptech.com> をご参照ください。

ここに記載されている登録商標ならびに商標は、各所有企業に帰属します。

###

Editorial Contact:

Michelle Clancy, Cayenne Communication LLC -- 252-940-0981,
michelle.clancy@cayennecom.com

AtopTech's Aprisa, Cuts the physical design time of Sharp's Multimillion-gate System-on-Chip Design

SoC designers using Aprisa produced the best quality of results with very short turn-around time; used flat design methodology which will be continued on other large SoC designs

Santa Clara, CA—January 23, 2008—ATopTech, Inc. a new electronic design automation (EDA) company tackling today's physical design challenges of integrated circuits (ICs) at 90 nanometers and below, today announced that Sharp Corporation, a major Japanese consumer electronics manufacturer, used ATopTech's Aprisa place and route family of physical design tools to complete the tape-out of a system-on-chip for the consumer market. Using Aprisa enabled Sharp to dramatically shorten the physical design time.

Aprisa is a complete netlist-to-GDSII physical design solution that has already been used successfully in several 65nm tape outs and is currently in active use in several 40nm design efforts. Aprisa, based on ATopTech's Interconnect Centric Precision Optimization technology, offers real design closure at 90nm and below.

On this important multi-million-gate system-on-chip (SoC) design, Sharp's goal was to use a flat physical design methodology. Before purchasing Aprisa, the design team was using an industry-standard place and route system, but encountered run time and capacity limitations that prevented the use of a flat design methodology. As a result, Aprisa was purchased, which enabled the design to be done flat, and the design team was able to finish high quality SoC in short turn around time

"Aprisa is a high quality place and route solution," said Mr. Takayoshi Tanaka, General Manager of Development Department III Electronic Components And Devices Development Group, at Sharp Corporation. "We achieved much better design results – in terms of timing, power, and area – and completed the physical design much sooner than we expected. It was gratifying to see that the flat design approach is still feasible for large SoC designs."

"Sharp has a long history of innovation in consumer electronics, and we're pleased that Aprisa was instrumental in the success of their new system-on-chip," said Eddie Araki, President, ATopTech KK. "Sharp's experience with Aprisa in achieving faster time to market, lower design costs, and a better performing product confirms the market need for

our next-generation place and route product family. We look forward to a productive long term relationship with Sharp.”

About Sharp

Sharp Corporation is a worldwide developer of innovative products and core technologies that play a key role in shaping the future of electronics. As a leader in liquid crystal displays (LCDs) and digital technologies, Sharp offers one of the broadest and most advanced lines of consumer electronics, information products and electronic components, while also creating new network businesses. For more information, please visit Sharp's Web site at <http://sharp-world.com/index.html>

About ATopTech

ATopTech Inc. is a technology leader in IC physical design. Its Precision Optimization technology offers real design closure at 90nm and below. The company's first product family, Aprisa, has extremely close correlation to golden sign-off tools, produces design rule check (DRC)-clean designs, 10-15% better timing and up to 10 percent less standard cell area than existing tools. ATopTech Inc. was founded 2003 by Kaiwin Lee PhD, and Don-Min Tsou Ph.D., who with their team are some of the most experienced and successful developers of commercial physical design tools in the world. For more information, see <http://www.atoptech.com>.

All trademarks or trade names mentioned are the property of their respective owners.

#

Editorial Contact:

Michelle Clancy, Cayenne Communication LLC -- 252-940-0981,
michelle.clancy@cayennecom.com